Память DDR SDRAM

 

В компьютерных системах сейчас широко используют синхронную динамическую память с удвоенной скоростью передачи данных — Double Data Rate (DDR SDRAM). Как известно, увеличение тактовой частоты в два раза ведет к двойному увеличению скорости передачи данных, однако повышение частоты работы ядра памяти связано с определенными трудностями. Прежде всего, сказывается инерционность конденсатора — основного элемента динамической памяти. Кроме того, динамическая память требует периодической регенерации, чтобы восстанавливать заряды конденсаторов, что занимает определенное время. Поэтому тактовые частоты ядра в памяти DDR выросли лишь до 200 МГц. Однако буферы ввода-вывода (I/O buffer) в таких модулях работают на удвоенной частоте.

Каждая команда чтения приводит к передаче за один такт двух бит в буфер ввода-вывода. Далее в режиме мультиплексирования по времени эти биты передаются на шину данных, но уже с удвоенной частотой, то есть за каждый такт передается по два бита. Фактически передача по шине данных происходит по положительному и отрицательному фронтам тактирующих импульсов, что в итоге и приводит к удвоенной скорости передачи.

Для осуществления такого способа передачи необходимо, чтобы каждая команда чтения приводила к выбору двух битов из массива памяти. Первый бит выбирается по положительному фронту тактирующего импульса, а второй — по отрицательному. При этом команды тактируются так же, как и прежде, по положительному фронту тактового импульса.

В соответствии со спецификацией память DDR имеет структуру из четырех независимых банков, что позволяет совмещать выборку данных из одного банка с установкой адреса в другом банке, то есть можно одновременно иметь несколько открытых страниц. Кроме того, предусматривается пакетный доступ к данным, а длина пакета составляет 2, 4 или 8 элементов.